Publicación: Building a Fab on a Chip
Cargando...
Archivos
Fecha
Tipo de recurso
ARTÍCULO CIENTÍFICO
Responsable institucional (informe)
Compilador
Diseñador
Contacto (informe)
Promotor
Titular
Inventor
Tutor de tesis
Solicitante
Afiliación
Fil.: del Corro, P.G. Comisión Nacional de Energía Atómica. Instituto Balseiro; Argentina
Fil.: Imboden, M. Boston University; Estados Unidos
Fil.: Han, H. Boston University; Estados Unidos
Fil.: Stark, T. Boston University; Estados Unidos
Fil.: Lowell, E. Boston University; Estados Unidos
Fil.: Chang, J. Boston University; Estados Unidos
Fil.: Pardo, F. Bell Labs. Alcatel-Lucen; Estados Unidos
Fil.: Bolle, C. Labs. Alcatel-Lucen; Estados Unidos
Fil.: Bishop, D.J. Boston University; Estados Unidos
Sede CNEA
Centro Atómico Bariloche
Fecha de publicación
Fecha de creación
Idioma
eng
Nivel de accesibilidad
Resumen
Semiconductor fabs are large, complex industrial sites with costs for a single facility approaching $10B. In this paper we discuss the possibility of putting the entire functionality of such a fab onto a single silicon chip. We demonstrate a path forward where, for certain applications, especially at the nanometer scale, one can consider using a single chip approach for building devices with significant potential cost savings. In our approach, we build micro versions of the macro machines one typically finds in a fab, and integrating all the components together. We argue that the technology now exists to allow one to build a Fab on a Chip.
Descripción
Palabras clave
Citación
Nanoscale, 2014, 6, 5049