Impulsímetro digital para canal de arranque de Reactores de Investigación

Abstract

Se diseño un equipo electrónico, denominado Impulsímetro Digital, para la medición del flujo de cuentas que proporcionan los detectores del canal de arranque en régimen de pulsos de un reactor de investigación. El procesamiento es completamente digital y está basado en tecnología FPGA: “Arreglo Lógico Configurable”. Estos dispositivos consisten en un conjunto muy grande de compuertas lógicas, elementos de memoria y los recursos de interconexión para poder implementar funciones lógicas complejas. Los rangos de flujo a medir en el canal de arranque van de 100 cuentas/segundo hasta alrededor de 105 cuentas/segundo, pudiendo el equipo medir desde 1 hasta 106 cuentas/segundo. El error para flujos altos depende del tiempo de respuesta del detector y del ancho de pulso del conformador de pulsos del detector. En el equipo se implementa un procedimiento de cálculo que utiliza un esquema de medición de cuentas prefijadas variable, donde se consigue un error estadístico controlado que es además filtrado para suavizar la curva del resultado. Basándose en el conocimiento del error estadístico se realizan tests de hipótesis para determinar si se debe o se puede cambiar el parámetro del filtro. El objetivo es mantener un error máximo dado para flujos bajos, bajar el error cuando el aumento de flujo lo permita y adaptarse rápidamente a un cambio de flujo. Al utilizar un esquema de cuentas prefijadas resulta muy simple la capacidad de adaptación a los cambios de flujo. Si el flujo aumenta, rápidamente se acumulan cuentas y se obtiene un resultado con menor error estadístico. El método de cálculo propuesto no limita la cantidad de cuentas, sino el tiempo máximo en que éstas se acumulan a algunos milisegundos. Por lo tanto, si el valor de flujo es alto, la próxima medición de obtiene en algunos milisegundos. Si el flujo es bajo, se toma el tiempo necesario para acumular una cantidad dada de cuentas que aseguren un cierto error estadístico. La puesta en marcha del algoritmo se hizo en Matlab. La implementación en VHDL se depuró utilizando resultados del cálculo en Matlab y se las comparó con la simulación que provee la herramienta de desarrollo mediante la aplicación Modelsim. Finalmente el hardware se verificó con el módulo Simulador de Flujo desarrollado en el sector Instrumentación y Control de CNEA.