

C.N.E.A. Biblioteca	
ARCHIVO PUBLICACIONES	
Nº 1	AÑO 1981

09-81.03

421

DISEÑO Y CONSTRUCCION DE UN INTEGRADOR PARA UN ESPECTROMETRO DE RESONANCIA PARAMAGNETICA.

B.A.Gilardoni

Departamento Química de Reactores, CNEA.

Actualmente es de gran utilidad en el estudio de sistemas irradiados, el empleo de espectrómetros de resonancia paramagnética del electrón, para la detección, identificación y cuantificación de radicales libres.

Dentro de los parámetros obtenidos, está el número de radicales libres que es proporcional al área encerrada bajo la curva de absorción en función del campo. Para obtener el número de radicales libres, es necesario integrar el área anteriormente citada.

El equipo Varian modelo E-4 de la CNEA carece de un sistema de integración automático, debiéndose recurrir por lo tanto, a los laboriosos y poco precisos métodos de integración manuales.

Debido a esto se ha diseñado y construido el siguiente integrador.

Dado que el EPR existente suministra una señal que representa la variación de absorbancia en función del campo $dA/dH = f(H)$, el primer paso a realizarse, es integrar dicha señal para obtener la función $A = f(H)$.

Dicha operación se realiza mediante un circuito formado por: I) un amplificador de entrada que eleva el nivel de la señal a un valor tal que permita el correcto funcionamiento de las etapas siguientes, permitiendo a la vez, anular la componente continua de la señal de entrada mediante una configuración diferencial y un sistema de ajuste automático de línea de base; II) un procesador de señal que invierte o no la polaridad de la tensión de entrada, de forma tal que a su salida, dicha tensión sólo toma valores positivos, requisito indis-

pensable para el funcionamiento del conversor tensión/frecuencia. Además proporciona una señal lógica (0 ó 1) dependiente de la polaridad de la señal de entrada. Esta salida lógica fijará el sentido de conteo de un contador binario; III) un conversor tensión/frecuencia que transforma a la señal analógica de entrada en un tren de pulsos rectangulares cuya frecuencia de repetición es función lineal del nivel de la señal de entrada; IV) un divisor de frecuencia que cumple la función de atenuador digital, para evitar que con tiempos de barrido muy largos se sobrecargue el contador binario; V) un contador binario up/down de ocho bits, cuyas líneas de salida alimentan a un circuito sumador ponderado. A la salida de dicho sumador se obtiene una señal analógica formada por pequeños escalones que representará, en forma muy aproximada, a la integral de la señal entregada por el EPR.

El paso siguiente consiste en hallar el área por debajo de la curva obtenida . Esta operación se realiza mediante un segundo conversor tensión/frecuencia cuyo funcionamiento es idéntico al anterior.

A la salida de este conversor, se encuentra un contador decimal con su correspondiente presentación digital, e la cual se puede leer un valor que evalúa al área buscada.

Se ha provisto un circuito de control manual/automático para fijar el inicio y el fin de la integración.

En el modo normal dichas operaciones se realizan por medio de sendos pulsadores mientras que en el modo automático las señales de principio y fin son provistas por el EPR.

Toda la circuitería digital se ha resuelto con integrados de la familia CMOS, familia que posee un bajo consumo de corriente y un alto rango de tensiones de alimentaciones, no importando en este trabajo su relativa baja velocidad de operación ya que las frecuencias en juego se encuentran muy por debajo de los límites admisibles.


Los distintos bloques del circuito, se han agrupado en cuatro plaquetas de circuito impreso distribuídos de tal forma que el cableado entre plaquetas sea mínimo.

En una primera plaqueta, se distribuyeron los componentes correspondientes al amplificador de entrada, procesador de señal y amplificador sumador, siendo ésta la única plaqueta que requiere alimentación de ± 15 voltios por fuente flotante.

Asimismo, en otra plaqueta, se incluyeron los dos conversores tensión/frecuencia.




En la tercera plaqueta tenemos el divisor digital, el contador binario y la red sumadora.


Finalmente tenemos, en la cuarta plaqueta, los reguladores de tensión, la compuerta lógica, el contador decimal y los circuitos de control de comienzo y fin de integración.




INTEGRADOR PARA EPR

Diagrama
en
Bloques






427
CIRCUITOS INTEGRADOR



PLAQUETA N° 1



PLAQUETA N° 2